Зарегистрироваться
Восстановить пароль
FAQ по входу

Ковригин Б.Н. Проектирование арифметико-логического устройства на VHDL

  • Файл формата zip
  • размером 394,57 КБ
  • содержит документ формата doc
  • Добавлен пользователем , дата добавления неизвестна
  • Описание отредактировано
Ковригин Б.Н. Проектирование арифметико-логического устройства на VHDL
М.: МГУ, МИФИ, 2004. - 55 с.
Язык VHDL является фактически международным стандартом в области автоматизации проектирования цифровых систем, это входной язык многих современных систем автоматизированного проектирования (САПР) как заказных, так и программируемых логических интегральных схем (ПЛИС).
В данном пособии приводится пример проектирования арифметико-логического устройства на VHDL со всеми этапами и устройствами.
  • Чтобы скачать этот файл зарегистрируйтесь и/или войдите на сайт используя форму сверху.
  • Регистрация